3 論理ゲートの電気回路

今までの学習は、ブール代数から始まりMIL記号まで来た。MIL記号は電気回路 に近いが、まだまだ、実際の電気が流れる回路とは違う。実際の回路、抵抗や コンデンサー、コイル、トランジスターの回路を、ここでは少し考える。この ことによって、実際どのような回路がより、効率的であるか学習する。

効率的とはどのようなことを言うのだろうか?。今までの学習では、論理式が 単純であれば、ORとAND、NOTゲートが少ないので効率的と言ってきた。ほぼこ の表現は正しいが、完全ではない。実際の回路では、トランジスターの数の少 ない回路が効率的である。トランジスターの数を考えなくてはならない。そこ で、今までよりも現実的な電気回路をここでは考えることにする。

3.1 NOTゲートの電気回路

NOTゲート回路は、図6に示すように、1個の電界効果トラン ジスター(Field Effect Transistor:FET)と1個の抵抗で作ることが可能である。 しかし、実際の集積回路では抵抗を組み込むことは難しいので、抵抗の代わり にトランジスターが使われている。ここでは、話がややこしくなるので、抵抗 としておく2

図中のDとG, Sの記号で書かれている部分がFETである。FETにも3本の線があり、 それぞれドレイン(Drain)、ゲート(Gate)、ソース(Soure)と呼ばれている。 ゲート〜ソース間の電圧により、ドレイン〜ソース間の電流を制御する。

図 6: NOTゲートの電気回路
\includegraphics[keepaspectratio, scale=1.0]{figure/NOT_Gate.eps}

この回路が、どのようにNOTゲートとして働くか説明する。まず、入力が5V の場合(入力が1に対応)、図3.1のように回路は動作する。ゲー ト〜ソース間に電圧が加わるので、ドレイン〜ソース間に電流が流れる。要す るに、ゲートに電圧を加えると、ドレイン〜ソース間が閉(スイッチON)の状態 になるのである。ドレイン〜ソース間の電圧降下は小さいので、その出力は0V と考えられる3

次に、入力が0Vの場合(入力が0に対応)、図3.1のように回路 は動作する。ゲート〜ソース間に電圧が無いので、ドレイン〜ソースは、非常 に大きな抵抗になっている。ゲートに電圧が加わっていないときは、ドレイン〜 ソース間が開(スイッチOFF)の状態になるのである。したがって、抵抗には電 流が流れないので、そこでの電圧降下はゼロである。したがって、出力は5Vと なる。

これからわかるように、図6の回路は入力に対して、出力は 反転した回路である。したがって、NOTゲートの電気回路である。

図 7: NOTゲートの入力が5Vの場合
\includegraphics[keepaspectratio, scale=1.0]{figure/NOT_Gate_5V.eps}
図 8: NOTゲートの入力が0Vの場合
\includegraphics[keepaspectratio, scale=1.0]{figure/NOT_Gate_0V.eps}

3.2 NOR, ORゲートの電気回路

NOT回路を学習することで、FETの動作が理解できたと思う。これが理解できた ら、図9がNORの回路であることは容易に理解できるであろう。 ORの回路はどうなるか?。そこは、このNORの回路の出力に、先ほどのNOTの回 路を接続すればよい。図10のとおりである。

NORの回路とORの回路を比べると、トランジスターの数はNORの回路の方が少な い。従って、NORの回路の方が効率が良いわけである。ということで、トラン ジスターの特性上、ORゲートよりもNORゲートのほうが作りやすいのである。

図 9: NORゲートの電気回路
\includegraphics[keepaspectratio, scale=1.0]{figure/NOR_Gate.eps}
図 10: ORゲートの電気回路
\includegraphics[keepaspectratio, scale=1.0]{figure/OR_Gate.eps}

3.3 NAND, ANDゲートの電気回路

今までのことが理解できたならば、残りのNANDとかANDの回路も簡単である。 図3.3がNANDの回路であることも容易に理解できるであろう。 先ほど同様、このNANDの回路の出力に、NOTの回路を接続すれば、ANDの回路が できる。図3.3のとおりである。

これもやはり、ANDゲートよりもNANDゲートのほうが作りやすいのである。 NANDゲートの方が構成するトランジスターの数が少ないのである。

図 11: NANDゲートの電気回路
\includegraphics[keepaspectratio, scale=1.0]{figure/NAND_Gate.eps}
図 12: ANDゲートの電気回路
\includegraphics[keepaspectratio, scale=1.0]{figure/AND_Gate.eps}

ホームページ: Yamamoto's laboratory
著者: 山本昌志
Yamamoto Masashi
平成19年8月20日


no counter